首页> 外国专利> Method for failure analysis in the wafer fabrication

Method for failure analysis in the wafer fabrication

机译:晶片制造中的失效分析方法

摘要

Method for fault analysis in wafer fabrication has the following steps: (a) at least one wafer with a multiplicity of chips is provided (b) the chips are examined with respect to their properties (c) the results of the examination are transformed to a standard wafer with a predefined number of standard chips and (d) the transformed results are evaluated.
机译:晶片制造中的故障分析方法具有以下步骤:(a)提供至少一个具有多个芯片的晶片(b)检查芯片的特性(c)将检查结果转换为具有预定数量标准芯片的标准晶圆,并评估(d)转换后的结果。

著录项

  • 公开/公告号EP1333293B1

    专利类型

  • 公开/公告日2006-12-20

    原文格式PDF

  • 申请/专利权人 INFINEON TECHNOLOGIES AG;

    申请/专利号EP20030002315

  • 发明设计人 POEPPEL GERHARD;

    申请日2003-02-03

  • 分类号G01R31/3185;G05B19/418;H01L21/66;

  • 国家 EP

  • 入库时间 2022-08-21 20:51:15

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号