解决方案:该方法包括将多个基板装载到批处理系统的批处理腔室中,在沉积之后,通过原子层沉积(ALD)在多个基板上沉积高k电介质膜的第一部分。在不从处理腔室中移除多个基板的情况下,通过化学气相沉积(CVD)在第一部分上沉积高k电介质膜的第二部分,并且从处理腔室中移除多个基板。该方法可以进一步包括交替重复第一部分和第二部分的沉积,直到高k电介质膜具有期望的厚度。该方法还可以进一步包括在去除之前对衬底进行预处理并在原位对高k介电膜进行后处理。
版权:(C)2010,日本特许厅&INPIT
公开/公告号JP2009246365A
专利类型
公开/公告日2009-10-22
原文格式PDF
申请/专利权人 TOKYO ELECTRON LTD;
申请/专利号JP20090078118
申请日2009-03-27
分类号H01L21/314;H01L21/316;
国家 JP
入库时间 2022-08-21 19:45:44