首页> 外国专利> APPARATUS AND METHOD FOR ADAPTIVE TIME BORROWING TECHNIQUE IN PIPELINE SYSTEM

APPARATUS AND METHOD FOR ADAPTIVE TIME BORROWING TECHNIQUE IN PIPELINE SYSTEM

机译:管道系统中自适应时间借用技术的装置和方法

摘要

A dynamic clock control device of pipeline system and a method thereof are provided to perform operation in a lower power voltage and to maintain an identical clock frequency by dynamically delaying a clock signal inputted in each pipeline stage. A synchronous pipeline system includes a clock generating part(400), a plurality of registers(402, 404, 406, 408, 410), a plurality of combinational logic circuits(412, 414, 416, 418), a plurality of path delay replica circuits(422, 424, 426, 428), and a plurality of clock control unit(432, 434, 436). A stage includes the input register, the combinational logic circuit, the path delay replica circuit, and the output register. The path delay replica circuit outputs operation speed of each combinational logic circuit, a fast path delay, and a slow path delay. The clock control unit receives a path delay signal of each stage, and controls delay of a clock inputted in the register positioned between the combinational logic circuits.
机译:提供了流水线系统的动态时钟控制装置及其方法,以动态地延迟在每个流水线级中输入的时钟信号,以较低的电源电压进行操作并保持相同的时钟频率。同步流水线系统包括时钟生成部分(400),多个寄存器(402、404、406、408、410),多个组合逻辑电路(412、414、416、418),多个路径延迟复制电路(422、424、426、428)和多个时钟控制单元(432、434、436)。一级包括输入寄存器,组合逻辑电路,路径延迟复制电路和输出寄存器。路径延迟复制电路输出每个组合逻辑电路的操作速度,快速路径延迟和慢速路径延迟。时钟控制单元接收每一级的路径延迟信号,并控制输入到位于组合逻辑电路之间的寄存器中的时钟的延迟。

著录项

  • 公开/公告号KR20090016090A

    专利类型

  • 公开/公告日2009-02-13

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号KR20070080487

  • 发明设计人 LEE KANG MIN;

    申请日2007-08-10

  • 分类号G06F1/04;

  • 国家 KR

  • 入库时间 2022-08-21 19:14:02

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号