首页> 外国专利> PLANAR p-n JUNCTION PROCESS METHOD BASED ON HIGH-RESISTIVITY p-TYPE SILICON

PLANAR p-n JUNCTION PROCESS METHOD BASED ON HIGH-RESISTIVITY p-TYPE SILICON

机译:基于高电阻率p型硅的平面p-n结过程方法

摘要

FIELD: physics; electricity.;SUBSTANCE: method covers planar n+-region process with protection of n+-p junction periphery surface through nitrogen ion implantation preceded with formation of surface p+-type region of preset width on p-type surface directly surrounding n-p interface with using boron doping dosed (0.8-1)·10 cm2.;EFFECT: improved performance of high-resistivity silicon devices and reduced reverse current at working voltage.;3 cl, 2 dwg, 3 tbl
机译:领域:物理学;物质:方法覆盖了平面n + -区域工艺,并通过氮离子注入保护了n + -p结外围表面,随后形成了表面p 使用剂量为(0.8-1)· 10 cm 2 的硼掺杂,直接围绕np界面的p型表面上具有预设宽度的+ 型区域。效果:改善了高性能电阻硅器件并在工作电压下减小反向电流。; 3 cl,2 dwg,3 tbl

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号