要解决的问题:即使发生非易失性存储器的写入错误,也可以在不更改总处理时间的情况下完成写入处理。解决方案:将特性不同的第一非易失性存储器(MLC-NAND存储器)102和第二非易失性存储元件(SLC-NAND存储器)103连接到公共数据总线和地址总线。双工写入电路106基于来自CPU 101的双工信号(使能信号)同时选择第一非易失性存储器102和第二非易失性存储器103,并将双工数据写入第二非易失性存储器中。当在第一非易失性存储器102中写入数据时,元素103。
版权:(C)2010,JPO&INPIT
公开/公告号JP2010198252A
专利类型
公开/公告日2010-09-09
原文格式PDF
申请/专利权人 NEC CORP;
申请/专利号JP20090041578
发明设计人 SATO AKIRA;
申请日2009-02-24
分类号G06F12/16;G11C16/06;G11C16/02;G11C16/04;
国家 JP
入库时间 2022-08-21 19:03:42