首页> 外国专利> Non-volatile memory device and system having reduced bit line bias time

Non-volatile memory device and system having reduced bit line bias time

机译:具有减少的位线偏置时间的非易失性存储装置和系统

摘要

A non-volatile memory device and system are provided. The non-volatile memory device including; a memory cell array of memory blocks, and a bit line bias block connected to the bit lines and configured to precharge the bit lines, a page buffer precharging the plurality of bit lines and sensing data stored in the memory block via the bit lines, and a controller controlling the bit line bias block to simultaneously precharge the bit lines with the page buffer, thereby reducing the bit line bias time.
机译:提供了一种非易失性存储设备和系统。该非易失性存储装置包括:存储器块的存储器单元阵列,以及连接到位线并被配置为对位线预充电的位线偏置块,对多条位线预充电并经由位线感测存储在存储器块中的数据的页缓冲器,以及控制器控制位线偏置块以同时用页面缓冲器对位线预充电,从而减少了位线偏置时间。

著录项

  • 公开/公告号US8050104B2

    专利类型

  • 公开/公告日2011-11-01

    原文格式PDF

  • 申请/专利权人 DAE SEOK BYEON;

    申请/专利号US20100697550

  • 发明设计人 DAE SEOK BYEON;

    申请日2010-02-01

  • 分类号G11C11/4193;

  • 国家 US

  • 入库时间 2022-08-21 18:10:31

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号