首页> 外国专利> CO OR NI AND CU INTEGRATION FOR SMALL AND LARGE FEATURES IN INTEGRATED CIRCUITS

CO OR NI AND CU INTEGRATION FOR SMALL AND LARGE FEATURES IN INTEGRATED CIRCUITS

机译:集成电路中小型和大型功能的CO或NI和CU集成

摘要

In one embodiment of the present disclosure, a method for depositing metal in a feature on a workpiece is provided. The method includes electrochemically depositing a second metal layer on a first metal layer on a workpiece having at least two features of two different sizes in a dielectric layer, wherein the second metal layer is a copper layer and wherein the first metal layer includes a metal selected from the group consisting of cobalt and nickel, wherein the first metal layer completely fills the smallest feature but does not completely fill the largest feature.
机译:在本公开的一个实施例中,提供了一种用于在工件上的特征中沉积金属的方法。该方法包括在介电层中在具有两个不同尺寸的至少两个特征的工件上的第一金属层上电化学沉积第二金属层,其中第二金属层是铜层,并且其中第一金属层包括选择的金属选自钴和镍,其中第一金属层完全填充最小特征,但不完全填充最大特征。

著录项

  • 公开/公告号WO2017119955A1

    专利类型

  • 公开/公告日2017-07-13

    原文格式PDF

  • 申请/专利权人 APPLIED MATERIALS INC.;

    申请/专利号WO2016US62583

  • 发明设计人 SHAVIV ROEY;EMESH ISMAIL T.;

    申请日2016-11-17

  • 分类号H01L21/285;H01L21/28;H01L21/02;H01L21/768;

  • 国家 WO

  • 入库时间 2022-08-21 13:30:23

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号