首页> 外国专利> Analog multiplexer core circuit and analog multiplexer circuit

Analog multiplexer core circuit and analog multiplexer circuit

机译:模拟多路复用器核心电路和模拟多路复用器电路

摘要

An analog multiplexer core circuit (120A) includes a differential pair (121) that includes two transistors (Q1, Q2), a differential pair (122) that includes two transistors (Q3, Q4), a differential pair (123) that includes two transistors (Q5, Q6), and a constant current source (124) that causes a current (I EE ) to flow. This analog multiplexer core circuit (120A) time-multiplexes two analog signals (Ain1, Ain2) and outputs a time-multiplexed analog signal (Aout). Each emitter resistor (R EA 1, R EA 2, R EA 3, R EA 4) is connected to a corresponding one of the transistors (Q1, Q2, Q3, Q4). At this time, a relation of "R EA ·I EE ‰¥ the amplitude of an input analog signal" is satisfied. As a result, linearity of response can be ensured by expanding the linear response input range of the differential pairs (121, 122).
机译:模拟多路复用器核心电路(120A)包括具有两个晶体管(Q1,Q2)的差分对(121),包括两个晶体管(Q3,Q4)的差分对(122),包括两个晶体管的差分对(123)晶体管(Q5,Q6),以及使电流(I EE)流过的恒定电流源(124)。该模拟多路复用器核心电路(120A)对两个模拟信号(Ain1,Ain2)进行时分多路复用并输出时分多路复用的模拟信号(Aout)。每个发射极电阻(R EA 1,R EA 2,R EA 3,R EA 4)连接到相应的一个晶体管(Q1,Q2,Q3,Q4)。此时,满足“ R EA·I EE≥¥输入模拟信号的幅度”的关系。结果,可以通过扩大差分对(121、122)的线性响应输入范围来确保响应的线性。

著录项

  • 公开/公告号JP6475335B2

    专利类型

  • 公开/公告日2019-02-27

    原文格式PDF

  • 申请/专利权人 日本電信電話株式会社;

    申请/专利号JP20170529923

  • 发明设计人 長谷 宗彦;野坂 秀之;

    申请日2016-07-21

  • 分类号H03K17/62;

  • 国家 JP

  • 入库时间 2022-08-21 12:17:52

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号