首页> 外国专利> ZERO-MISALIGNMENT TWO-VIA STRUCTURES USING PHOTOIMAGEABLE DIELECTRIC, BUILDUP FILM, AND ELECTROLYTIC PLATING

ZERO-MISALIGNMENT TWO-VIA STRUCTURES USING PHOTOIMAGEABLE DIELECTRIC, BUILDUP FILM, AND ELECTROLYTIC PLATING

机译:使用可光电成像的介电膜,组装膜和电解镀膜实现零失误的两种结构

摘要

A device package and a method of forming a device package are described. The device package includes a dielectric on a conductive pad, and a first via on a first seed on a top surface of the conductive pad. The device package further includes a conductive trace on the dielectric, and a second via on a second seed layer on the dielectric. The conductive trace connects to the first via and the second via, where the second via connects to an edge of the conductive trace opposite from the first via. The dielectric may include a photoimageable dielectric or a buildup film. The device package may also include a seed on the dielectric prior to the conductive trace on the dielectric, and a second dielectric on the dielectric, the conductive trace, and the first and second vias, where the second dielectric exposes a top surface of the second via.
机译:描述了器件封装和形成器件封装的方法。器件封装包括在导电垫上的电介质,以及在导电垫的顶表面上的第一种子上的第一通孔。器件封装还包括在电介质上的导电迹线,以及在电介质上的第二种子层上的第二通孔。导电迹线连接到第一通孔和第二通孔,其中第二通孔连接到导电迹线的与第一通孔相对的边缘。电介质可以包括可光成像的电介质或堆积膜。器件封装还可以包括在电介质上的导电迹线之前在电介质上的种子,以及在电介质,导电迹线以及第一和第二通孔上的第二电介质,其中第二电介质暴露第二电介质的顶表面。通过。

著录项

  • 公开/公告号SG11202004703RA

    专利类型

  • 公开/公告日2020-07-29

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号SG20201104703R

  • 申请日2017-12-30

  • 分类号H01L25/065;H01L23/485;H01L23/498;H01L23/538;H01L25/07;

  • 国家 SG

  • 入库时间 2022-08-21 11:15:46

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号