频谱扩展时钟控制装置及频谱扩展时钟发生装置

摘要

本发明的频谱扩展时钟控制装置，实现逻辑的压缩(折叠)效果关联的控制器部的电路规模缩小/电路规模缩小所带来的消耗功率的降低。SSC控制器(3)，对输入输入时钟信号、并按照控制信号而改变输出时钟信号的相位的相位插值器4，基于上述输入时钟信号而生成相位控制信号，具备：分频电路(21)；计数器(22)；计数器(23)；以及控制器(24)，在计数器(22)的计数动作的反复中，控制器(24)采用相同的组合逻辑。并且控制器(24)具备反转控制电路(43)。