具宽频率锁频范围与避免锁相错误的延迟锁相回路电路

摘要

本发明公开一种延迟锁相回路电路，在评估状态时，利用数字的方式，调整具有固定延迟时间的延迟单元的数目，配合模拟方式的电压控制延迟电路，评估出一参考周期信号大约所需的延迟时间。而在锁相状态时，利用在评估状态时所设定延迟单元数目产生的延迟时间，再配合电压控制延迟电路，完成对该参考周期信号锁相的目的。如此便能提高电压控制延迟电路的延迟时间的稳定性。