基于CABAC的并行归一化编码实现电路及编码方法

摘要

本发明公开了一种基于CABAC的并行归一化编码实现电路及编码方法。该电路包括第一级流水线，用于完成归一化操作，以及第二级流水线，用于产生输出码流，二者间以先入先出队列FIFO连接，FIFO的深度为5段。这样，当输出码流产生引擎需要多周期操作时，不会阻塞前级归一化引擎的操作。本发明的方案避免了原有算法的多周期归一化操作所引发的CABAC流水线停滞问题。