高速维特比译码器幸存路径管理模块

摘要

一种高速维特比(Viterbi)译码器幸存路径管理模块，属于集成电路设计和数字信号处理的技术领域，含两个子模块：寄存器交换读写模块和输出控制模块，采用固定段长的HTF的方式，将译码深度X分为若干段，每段的长度恒定为6位，这样每执行一次HTF之后，存在该寄存器之中的数据就是经过当前该状态的幸存路径在前6个时刻的状态点。到输出的时候，只需直接追踪到正确的最初寄存器加以输出，以上过程省去了每段的回溯过程，可省去判断位元的存取和存储器模块。有能提高译码器的译码速度，减少译码延迟和输出间隔，增大系统的数据处理能力的优点。