维特比译码器移位输出模块的VHDL结构化实现

摘要

提出了一种维特比译码器移位输出模块的结构化实现方案，并按ＣＣＩＴＴＶ．３２ｂｉｓ协议通过ＶＨＤＬ语言用组合电路合理地实现，得到更快的速度和较小的电路规模。