基于四阶段并行处理的VDSL2维特比代码解码器

摘要

本发明公开了新的把维特比解码器的解码过程分为4个并行阶段的方法。在系统时钟的切当选择，发明平衡了解码速度和硬件消耗，所以我们设计出来的维特比解码器可以满足VDSL2系统最快速度的参数集，30MHz的解码速度的要求。在同时，4阶段的并行处理正好满足了速度的需求，新维特比解码器的硬件消耗，相比于单阶段解码，已经减少了很多。