除错系统及集成电路的扫描式除错方法

摘要

除错系统及集成电路的扫描式除错方法，一种除错系统：包括一测试接口、一内嵌的电路内部仿真器(in-circuit emulator)、一待除错的电路以及一存储器。内嵌的电路内部仿真器用于透过测试接口进行软件除错，待除错的电路包括一扫描链(scan chain)将每一延迟触发器(delayed flip-flop)的状态丢出，存储器储存扫描链丢出的状态并将其透过测试接口传输到一计算机。本发明利用计算机上的软件与使用者接口对丢出的状态进行预处理(pre-processing)可使除错的方便度提升。