隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件

摘要

本发明属于半导体功率器件技术领域，具体提供一种隧穿辅助导通的硅/碳化硅异质结M OSFET功率器件，具有新的导通机制：在隧穿机制的辅助下改变硅/碳化硅异质结界面处的能带分布，使其不仅在栅氧化层下方产生导电沟道，而且使得硅/碳化硅异质结发生带带隧穿，两者共同完成MOSFET功率器件的导通；同时，在结构的上半部分采用Si材料，提高了沟道载流子迁移率，降低比导通电阻，在结构的下半部分采用SiC材料，保持了SiC结构高耐压的优点；在硅/碳化硅交界面处形成异质结；当该结构工作在反向状态时，异质结导通，实现器件自身的反向恢复特性；而且由于其本身存在势垒，不存在少数载流子注入SiC漂移区，避免了SiC器件的双极性退化效应。

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及一种硅/碳化硅异质结半导体功率器件，具体为一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件。

背景技术

碳化硅材料因其较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性成为下一代电子电子器件的最佳半导体选择，采用碳化硅材料制作的功率器件具有更低的开关损耗以及更好的电压阻断能力；然而，传统的硅材料易生长、成本低、工艺技术成熟，而且相比于碳化硅材料迁移率要高很多，所以至今仍占据广阔的半导体市场。金属氧化物半导体场效应晶体管(MOSFET)是目前占半导体市场比重最多的功率器件，为了进一步提高耐压，碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)已经受到业界的广泛关注。

近年来，随着工艺技术的进一步发展，已经有研究者提出将硅和碳化硅两个材料结合，做成硅/碳化硅异质PN结二极管；对于P型Si/N型SiC异质结或者N型Si/N型SiC异质结，当Si加相对于SiC的高电压时异质结导通；对于P型Si/P型SiC异质结或者N型Si/P型SiC异质结，当Si加相对于SiC的低电压时异质结导通。

通常，大部分功率器件被用在带有感性负载的开关电路中，这就需要给功率器件反向并联续流二极管(Free-wheeling diode，FWD)来保护器件。传统的做法是在功率器件外部并联一个FWD，或是将FWD和功率器件封装在一起。一般SiC MOSFET自身的体PIN二极管作为续流二极管，但是由于SiC材料宽禁带的特性使得导通压降高，而且电子和空穴两种载流子同时参与导电，在漂移区会存在大量的非平衡载流子，进而会引起更长的反向恢复时间，更高的反向导通损耗和碳化硅材料的双极退化效应，对器件的可靠性带来严峻的挑战。

为了充分利用硅材料的高迁移率特点和碳化硅的宽禁带优点，即保证良好的导通特性和高耐压，同时在避免双极退化效应的基础上实现SiC MOSFET功率器件的自我反向续流功能，降低应用成本，提升器件性能，本发明提出了隧穿辅助导通的硅/碳化硅异质结MOSFE T功率器件新结构，具有广阔的应用前景。

发明内容

本发明的目的在于针对背景技术存在的缺陷，提出了一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，在避免SiC MOSFET体PIN二极管开启的情况下，实现了器件反向恢复功能，降低应用成本，提升器件性能。

为了实现上述目的，本发明采用的技术方案如下：

一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，包括：碳化硅N型漂移区2，位于碳化硅N型漂移区2上表面的正面结构和位于碳化硅N型漂移区2下表面的背面结构；

所述背面结构包括：位于碳化硅N型漂移区2下表面的碳化硅N型漏极区1，以及与碳化硅N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于碳化硅N型漂移区2上表面的硅P型基区5、以及位于硅P型基区5两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入碳化硅N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽槽内填充源极金属9；所述碳化硅N型漂移区2内还设置有碳化硅P型源极区3与碳化硅P型屏蔽区4，所述碳化硅P型源极区3位于源极深槽的下方、且使源极金属9与碳化硅N型漂移区2不接触，所述碳化硅P型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与碳化硅N型漂移区2相接触；所述硅P型基区5内设置有相邻接的硅P型源极接触区6和硅N型源极接触区7，所述P型源极接触区6位于源极深槽一侧、所述硅N型源极接触区7位于栅极深槽一侧、且P型源极接触区6与硅N型源极接触区7的上表面均覆盖源极金属9。

一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，包括：碳化硅N型漂移区2，位于碳化硅N型漂移区2上表面的正面结构和位于碳化硅N型漂移区2下表面的背面结构；

所述背面结构包括：位于碳化硅N型漂移区2下表面的碳化硅N型漏极区1，以及与碳化硅N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于碳化硅N漂移区2上表面的硅N型基区12、以及位于硅N型基区12两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入碳化硅N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽槽内填充源极金属9；所述碳化硅N漂移区2内还设置有碳化硅P型源极区3与碳化硅P型屏蔽区4，所述碳化硅P型源极区3位于源极深槽的下方、且使源极金属9与碳化硅N型漂移区2不接触，所述碳化硅P型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与碳化硅N型漂移区2相接触；所述硅N型基区12内设置有相邻接的硅P型源极接触区6和硅N型源极接触区7，所述硅P型源极接触区6位于源极深槽一侧、所述硅N型源极接触区7位于栅极深槽一侧、且硅P型源极接触区6与硅N型源极接触区7的上表面均覆盖源极金属9。

一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，包括：碳化硅N型漂移区2，位于碳化硅N型漂移区2上表面的正面结构和位于碳化硅N型漂移区2下表面的背面结构；

所述背面结构包括：位于碳化硅N型漂移区2下表面的碳化硅N型漏极区1，以及与碳化硅N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于碳化硅N漂移区2上表面的硅P型基区5、以及位于硅P型基区5两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入碳化硅N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽内从下往上依次填充第二源极金属14、源氧化层13、第一源极金属9，所述第二源极金属14与硅P型基区5不接触，所述第一源极金属9与碳化硅N漂移区2不接触，第一源极金属9与第二源极金属13导通；所述碳化硅N型漂移区2内还设置有碳化硅P型源极区3与碳化硅P型屏蔽区4，所述碳化硅P型源极区3位于源极深槽的下方、且保证第二源极金属14与碳化硅N型漂移区2形成肖特基接触，所述碳化硅P型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与碳化硅N漂移区2相接触；所述硅P型基区5内设置有相邻接的硅P型源极接触区6和硅N型源极接触区7，所述P型源极接触区6位于源极深槽一侧、所述硅N型源极接触区7位于栅极深槽一侧、且P型源极接触区6与硅N型源极接触区7的上表面均覆盖源极金属9。

一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，包括：碳化硅N型漂移区2，位于碳化硅N型漂移区2上表面的正面结构和位于碳化硅N型漂移区2下表面的背面结构；

所述背面结构包括：位于碳化硅N型漂移区2下表面的碳化硅N型漏极区1，以及与碳化硅N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于碳化硅N型漂移区2上表面的硅P型基区5、以及位于硅P型基区5两侧的第一栅极深槽与第二栅极深槽，所述第一栅极深槽与第二栅极深槽均深入碳化硅N型漂移区2，所述栅极深槽的槽壁均设置栅氧化层8、槽内均填充栅极金属10、共同构成槽栅；所述碳化硅N型漂移区2内还设置有第一碳化硅P型屏蔽区4与第二碳化硅P型屏蔽区15，第一碳化硅P型屏蔽区4与第二碳化硅P型屏蔽区15分别位于第一栅极深槽与第二栅极深槽的下方、且保证栅氧化层8与碳化硅N型漂移区2相接触；所述硅P型基区5内设置有依次邻接的第一硅N型源极接触区7、硅P型源极接触区6与第二硅N型源极接触区16，所述第一硅N型源极接触区7、硅P型源极接触区6与第二硅N型源极接触区16的上表面均覆盖源极金属9。

本发明的有益效果在于：

1.本发明提出了一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，具有新的导通机制，其导通机制是在栅极电压的的辅助下改变硅/碳化硅异质结界面处的能带分布，使其不仅在栅氧化层下方产生导电沟道，而且使得硅/碳化硅异质结发生带带隧穿，两者共同完成MOSFET功率器件的导通。

2.本发明提出了一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，由于SiC材料的载流子迁移率低且严重依赖晶向，而Si材料的载流子迁移率是SiC材料的数十倍；在结构的上半部分采用Si材料，相对于纯SiC结构规避了其低迁移率问题，有效的提高了电流传导能力，降低结构的比导通电阻；同时在结构的下半部分采用SiC材料，当该结构工作在正向阻断状态时，由SiC漂移区承受电压，保持了SiC结构高耐压的优点。

3.本发明提出了一种隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件，在硅/碳化硅交界面处形成异质结；当该结构工作在反向状态时，异质结导通，实现器件自身的反向恢复特性；而且由于其本身存在势垒，不存在少数载流子注入SiC漂移区，避免了SiC器件的双极性退化效应。

附图说明

图1为实施例1中栅极辅助导通且具有反向续流能力的硅/碳化硅异质结MOSFET功率器件的结构示意图。

图2为实施例2中栅极辅助导通且具有反向续流能力的硅/碳化硅异质结MOSFET功率器件的结构示意图。

图3为实施例3中栅极辅助导通且具有反向续流能力的硅/碳化硅异质结MOSFET功率器件的结构示意图。

图4为实施例4中栅极辅助导通且具有反向续流能力的硅/碳化硅异质结MOSFET功率器件的结构示意图。

具体实施方式

下面结合附图和实施例对本发明的技术方案做进一步详细说明。

实施例1

如图1所示为本实施例提供的隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件的结构示意图，具体包括：SiC N型漂移区2，位于SiC N型漂移区2上表面的正面结构和位于SiC N漂移区2下表面的背面结构；

所述背面结构包括：位于SiC N型漂移区2下表面的SiC N型漏极区1，以及与SiC N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于SiC N型漂移区2上表面的Si P型基区5、以及位于Si P型基区5两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入SiC N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽直接填充源极金属9；所述SiC N型漂移区2内还设置有SiC P型源极区3与SiC P型屏蔽区4，所述SiC P型源极区3位于源极深槽的下方、且使源极金属9与SiC N型漂移区2不接触，所述SiCP型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与SiC N型漂移区2相接触；所述Si P型基区5内设置有相邻接的Si P型源极接触区6和Si N型源极接触区7，所述P型源极接触区6位于源极深槽一侧、所述Si N型源极接触区7位于栅极深槽一侧、且P型源极接触区6与Si N型源极接触区7的上表面均覆盖源极金属9。

上述正面结构中，SiC P型源极区3、Si P型源极接触区6、Si N型源极接触区7、以及和SiC P型源极区3、Si P型源极接触区6和Si N型源极接触区7形成欧姆接触的源极金属9共同构成源极区；SiC P型屏蔽区4，部分SiC N型漂移区2，Si P型基区5，以及槽栅共同构成栅极区；Si P型基区5与SiC N型漂移区2构成异质结。

本实施例的MOSFET功率器件的工作原理如下：

本实施例所述MOSFET功率器件，在正向导通时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的高电位。当栅极金属10相对于源极金属9施加的电压足够大使得Si P型基区在栅氧化层8下方形成反型层，并且同时使得SiC N型漂移区2和Si P型基区5构成的异质结的靠近栅极侧发生带带隧穿时，整个器件才开始导通。隧穿电流占整体电流的绝大部分，所以在SiC N型漂移区2中导电的载流子为电子，而在Si P型基区5中导电的载流子主要为空穴。与此同时，若漏极金属11施加了相对于源极金属9的高电位，电子一部分从漏极金属11经SiC N型漏极区1、SiC N型漂移区2的靠近栅极侧、Si P型基区5的反型层、Si N型源极接触区7，最终通过源极金属9，形成电子电流；电子另一部分在SiC N型漂移区2和Si P型基区5异质结界面的靠近栅极侧发生隧穿，转变成空穴，空穴经Si P型基区5、Si P型源极接触区6和源极金属9，形成空穴电流。在导通时，左侧的SiC N型漂移区2和Si P型基区5异质结界面并不会导通。

本实施例所述MOSFET功率器件，在器件阻断时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的低电位。当栅极金属10相对于源极金属9施加的电压小于或等于器件的阈值电压时，器件未形成导通途径。SiC P型源极区3和SiC P型屏蔽区4与SiC N型漂移区2共同耐压，耗尽区向下扩展并可能耗尽到SiC N型漏极区1，同时在SiC N型漏极区1处终结。

而当器件由导通状态转为阻断的瞬间，在感性负载感生反向电动势的作用下，漏极金属11的电位相对于源极金属9的电位为低电位。由SiC N型漂移区2和Si P型基区5构成异质结导通，该异质结起到了反向续流的作用。此时，电流的路径为：电子经漏极金属11、SiC N型漏极区1、SiC N型漂移区2、Si P型基区5，最终到达源极金属9，由于异质结本身的势垒，空穴被限制在Si P型基区5，并不会注入SiC N型漂移区2，没有SiC的双极退化效应。

实施例2

如图2所示为本实施例提供的隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件的结构示意图，具体包括：SiC N型漂移区2，位于SiC N型漂移区2上表面的正面结构和位于SiC N漂移区2下表面的背面结构；

所述背面结构包括：位于SiC N漂移区2下表面的SiC N型漏极区1，以及与SiC N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于SiC N漂移区2上表面的Si N型基区12、以及位于Si N型基区12两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入SiC N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽直接填充源极金属9；所述SiC N型漂移区2内还设置有SiC P型源极区3与SiC P型屏蔽区4，所述SiC P型源极区3位于源极深槽的下方、且使源极金属9与SiC N型漂移区2不接触，所述SiC P型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与SiC N型漂移区2相接触；所述SiN型基区12内设置有相邻接的Si P型源极接触区6和Si N型源极接触区7，所述P型源极接触区6位于源极深槽一侧、所述Si N型源极接触区7位于栅极深槽一侧、且P型源极接触区6与Si N型源极接触区7的上表面均覆盖源极金属9。

上述正面结构中，SiC P型源极区3，Si P型源极接触区6，Si N型源极接触区7，以及与SiC P型源极区3、Si P型源极接触区6和Si N型源极接触区7形成欧姆接触的源极金属9共同构成源极区；SiC P型屏蔽区4，部分SiC N型漂移区2，Si N型基区12，以及槽栅共同构成栅极区；Si N型基区12与SiC N型漂移区2构成异质结。

本实施例的MOSFET功率器件的工作原理如下：

本实施例所述MOSFET功率器件，在正向导通时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的高电位。当栅极金属10相对于源极金属9施加的电压足够大使得Si N型基区12的栅氧化层8下方形成积累层，同时使得器件SiC N型漂移区2和Si N型基区12构成的异质结的栅极侧发生带带隧穿时，整个器件才开始导通。整体电流为隧穿电流，所以在SiC N型漂移区2中导电的载流子为电子，而在Si N型基区12中导电的载流子主要为空穴。与此同时，若漏极金属11施加了相对于源极金属9的高电压，电子一部分从漏极金属11经SiC N型漏极区1和SiC N型漂移区2的靠近栅极侧、Si N型基区12的积累层，到达Si N型源极接触区6；电子另一部分在Si C N型漂移区2和Si N型基区11形成的异质结界面的靠近栅极侧隧穿转化成空穴，空穴经Si N型基区11和SiP型源极接触区7，最终通过源极金属9，形成电流。在导通时，左侧的SiC N型漂移区2和Si N型基区12异质结界面并不会导通。

本实施例所述MOSFET功率器件，在器件阻断时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的低电位。当栅极金属10相对于源极金属9施加的电压小于或等于器件的阈值电压时，器件未形成导通途径。SiC P型源极区3和SiC P型屏蔽区4与SiC N型漂移区2共同耐压，耗尽区向下扩展并可能耗尽到SiC N型漏极区1，同时在SiC N型漏极区1处终结。

而当器件由导通状态转为阻断的瞬间，在感性负载感生反向电动势的作用下，漏极金属11的电位相对于源极金属9的电位为低电位。由SiC N型漂移区2和Si N型基区12构成异质结导通，该异质结起到了反向续流的作用。此时，电流的路径为：电子经漏极金属11、Si C N型漏极区1、SiC N型漂移区2、Si N型基区12，最终到达源极金属9。由于没有隧穿电流，且SiC N型漂移区2和Si N型基区11都为N型掺杂，没有空穴注入SiC N型漂移区2，没有SiC的双极退化效应。

实施例3

如图3所示为本实施例提供的隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件的结构示意图；具体包括：SiC N型漂移区2，位于SiC N型漂移区2上表面的正面结构和位于SiC N型漂移区2下表面的背面结构；

所述背面结构包括：位于SiC N型漂移区2下表面的SiC N型漏极区1，以及与SiC N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于SiC N型漂移区2上表面的Si P型基区5、以及位于Si P型基区5两侧的源极深槽与栅极深槽，所述源极深槽与栅极深槽均深入SiC N型漂移区2，所述栅极深槽的槽壁设置栅氧化层8、槽内填充栅极金属10、共同构成槽栅，所述源极深槽内从下往上依次填充第二源极金属14、源氧化层13、第一源极金属9，所述第二源极金属14与SiP型基区5不接触，所述第一源极金属9与SiC N漂移区2不接触，第一源极金属9与第二源极金属13导通；所述SiC N型漂移区2内还设置有SiC P型源极区3与SiC P型屏蔽区4，所述SiCP型源极区3位于源极深槽的下方、且保证第二源极金属14与SiC N型漂移区2形成肖特基接触，所述SiC P型屏蔽区4位于栅极深槽的下方、且保证栅氧化层8与SiC N型漂移区2相接触；所述Si P型基区5内设置有相邻接的Si P型源极接触区6和Si N型源极接触区7，所述P型源极接触区6位于源极深槽一侧、所述Si N型源极接触区7位于栅极深槽一侧、且P型源极接触区6与Si N型源极接触区7的上表面均覆盖源极金属9。

上述正面结构中，SiC P型源极区3，Si P型源极接触区6，Si N型源极接触区7，与SiC P型源极区3、Si P型源极接触区6和Si N型源极接触区7形成欧姆接触的第一源极金属9，与SiC N型漂移区2形成肖特基接触的第二源极金属14，以及隔离第一源极金属9和第二源极金属14的源氧化层13共同构成源极区；SiC P型屏蔽区4，部分SiC N型漂移区2，Si P型基区5，以及槽栅共同构成栅极区；Si P型基区5与SiC N型漂移区2构成异质结。

实施例3的MOSFET功率器件的工作原理如下：

实施例3所述MOSFET功率器件，在正向导通时的电极连接方式为：漏极金属11接高电位，第一源极金属9和第二源极金属14接参考零电位，栅极金属10接相对于第一源极金属9和第二源极金属14的高电位。当栅极金属10相对于第一源极金属9和第二源极金属14施加的电压足够大使得Si P型基区5的栅氧化层8下方形成反型层，并且同时使得器件SiC N型漂移区2和Si P型基区5构成的异质结的靠近栅极侧发生带带隧穿时，整个器件才开始导通。隧穿电流占整体电流的绝大部分，所以在SiC N型漂移区2中导电的载流子为电子，而在Si P型基区5中导电的载流子主要为空穴。与此同时，若漏极金属11施加了相对于第一源极金属9和第二源极金属14的高电压，电子一部分从漏极金属11经SiC N型漏极区1、SiC N型漂移区2的靠近栅极侧、Si P型基区5的反型层、Si N型源极接触区7，最终通过第一源极金属9，形成电子电流；电子另一部分在SiC N型漂移区2和Si P型基区5形成的异质结界面的靠近栅极侧发生隧穿，转变成空穴，空穴经Si P型基区5、Si P型源极接触区6和第一源极金属9，形成空穴电流。在导通时，左侧的SiC N型漂移区2和Si P型基区5异质结界面并不会导通。

实施例3所述MOSFET功率器件，在器件阻断时的电极连接方式为：漏极金属11接高电位，第一源极金属9和第二源极金属14接参考零电位，栅极金属10接相对于第一源极金属9和第二源极金属14的低电位。当栅极金属10相对于第一源极金属9和第二源极金属14施加的电压小于或等于器件的阈值电压时，器件未形成导通途径。SiC P型源极区3和SiC P型屏蔽区4与SiC N型漂移区2共同耐压，耗尽区向下扩展并可能耗尽到SiC N型漏极区1，同时在SiC N型漏极区1处终结。

而当器件由导通状态转为阻断的瞬间，在感性负载感生反向电动势的作用下，漏极金属11的电位相对于第一源极金属9和第二源极金属14的电位为低电位。可以设置第二源极金属14的金属功函数，使得第二源极金属13与SiC N型漂移区2形成的肖特基二极管的开启电压小于由SiC N型漂移区2和Si P型基区5构成的异质结的开启电压，使肖特基二极管起到反向续流的作用。此时，电流的路径为：电子经漏极金属11、SiC N型漏极区1和SiC N型漂移区2，最终到达第二源极金属14。由于肖特基存在的势垒，Si P型基区5中没有空穴注入SiC N型漂移区2，没有SiC的双极退化效应。

实施例4

如图4所示为本实施例提供的隧穿辅助导通的硅/碳化硅异质结MOSFET功率器件的结构示意图；具体包括：SiC N型漂移区2，位于SiC N型漂移区2上表面的正面结构和位于SiC N漂移区2下表面的背面结构；

所述背面结构包括：位于SiC N型漂移区2下表面的SiC N型漏极区1，以及与SiC N型漏极区1形成欧姆接触的漏极金属11；

所述正面结构包括：位于SiC N型漂移区2上表面的Si P型基区5、以及位于Si P型基区5两侧的第一栅极深槽与第二栅极深槽，所述第一栅极深槽与第二栅极深槽均深入SiCN型漂移区2，所述栅极深槽的槽壁均设置栅氧化层8、槽内均填充栅极金属10、共同构成槽栅；所述SiC N漂移区2内还设置有第一SiC P型屏蔽区4与第二SiC P型屏蔽区15，第一SiCP型屏蔽区4与第二SiC P型屏蔽区15分别位于第一栅极深槽与第二栅极深槽的下方、且保证栅氧化层8与SiC N型漂移区2相接触；所述Si P型基区5内设置有依次邻接的第一Si N型源极接触区7、Si P型源极接触区6与第二Si N型源极接触区16，所述第一Si N型源极接触区7、Si P型源极接触区6与第二Si N型源极接触区16的上表面均覆盖源极金属9。

上述正面结构中，第一Si N型源极接触区7、Si P型源极接触区6与第二Si N型源极接触区16，以及与第一Si N型源极接触区7、Si P型源极接触区6与第二Si N型源极接触区14形成欧姆接触的源极金属9共同构成源极区；第一SiC P型屏蔽区4、第二SiC P型屏蔽区15、部分SiC N型漂移区2、Si P型基区5以及两个槽栅共同构成栅极区；SiC N型漂移区2和Si P型基区5构成异质结。

本实施例的MOSFET功率器件的工作原理如下：

本实施例所述MOSFET功率器件，在正向导通时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的高电位。当栅极金属10相对于源极金属9施加的电压足够大使得Si P型基区5的栅氧化层8下方形成反型层，并且同时使得器件SiC N型漂移区2和Si P型基区5构成的异质结的靠近栅极侧发生带带隧穿时，整个器件才开始导通。隧穿电流占整体电流的绝大部分，所以在SiC N型漂移区2中导电的载流子为电子，而在Si P型基区5中导电的载流子主要为空穴。与此同时，若漏极金属11施加了相对于源极金属9的高电压，电子一部分从漏极金属11经SiC N型漏极区1、SiC N型漂移区2的靠近栅极侧、Si P型基区5的反型层、Si N型第一源极接触区7和Si N型第二源极接触区16，最终到达源极金属9，形成电子电流；电子另一部分在SiC N型漂移区2和Si P型基区5形成的异质结界面的靠近栅极侧发生隧穿，转变成空穴，空穴经Si P型基区5、Si P型源极接触区6和源极金属9，形成空穴电流。在导通时，中间部分的SiC N型漂移区2和Si P型基区5异质结界面并不会导通。

本实施例所述MOSFET功率器件，在器件阻断时的电极连接方式为：漏极金属11接高电位，源极金属9接参考零电位，栅极金属10接相对于源极金属9的低电位。当栅极金属10相对于源极金属9施加的电压小于或等于器件的阈值电压时，器件未形成导通途径。SiC P型第一屏蔽区4和SiC P型第二屏蔽区15与SiC N型漂移区2共同耐压，耗尽区向下扩展并可能耗尽到SiC N型漏极区1，同时在SiC N型漏极区1处终结。

而当器件由导通状态转为阻断的瞬间，在感性负载感生反向电动势的作用下，漏极金属11的电位相对于源极金属9的电位为低电位。由SiC N型漂移区2和Si P型基区5构成异质结导通，该异质结起到了反向续流的作用。此时，电流的路径为：电子经漏极金属11、SiC N型漏极区1、SiC N型漂移区2、Si P型基区5、Si N型第一源极接触区7和Si N型第二源极接触区16，最终到达源极金属9。由于异质结本身的势垒，空穴被限制在Si P型基区5，并不会注入SiC N型漂移区2，没有SiC的双极退化效应。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。