一种大规模集成电路测试数据与测试功耗协同优化的方法

摘要

一种大规模集成电路测试数据与测试功耗协同优化的方法。它涉及大规模集成电路的技术领域，是针对目前SOC测试技术中还没有能有效地同时降低测试数据量和测试功耗的方法而提出的。它的方法步骤为：分析电路内扫描单元相容性，将其分为三类；将各类中的扫描单元分别连接，构建带有“复制”机制的扫描链；根据新的扫描链结构调整测试向量集；采用基于重复性数据压缩的方法对测试集进行压缩，得到压缩后的测试集T_E。进行测试时，压缩后的数据经解压缩电路被完全恢复，进行测试。本发明是一种集成电路的可测性设计方法；能降低电路在测试期间产生的功耗，因而保证其可靠性和可测性；能有效降低测试数据量，降低测试时间，减少ATE通道数量。