一种卷积码的Viterbi译码方法及译码器

摘要

本发明公开了一种卷积码的Viterbi译码方法，包括以下步骤：a、路径度量存储单元PMU将加比选单元ACSU计算的各状态的路径度量累加值进行存储；还包括在步骤a之前的如下步骤：b、预先计算整个回溯深度内路径度量累加值的最大值，用以计算每个状态的累积路径度量值的PMU的存储空间，从而选取具有相应存储空间的PMU。本发明还公开了一种用于卷积码的Viterbi译码方法的译码器，包括PMU，PMU具有将整个回溯深度内每个状态的累积路径度量值存储的存储空间本发明解决了现有技术存在的非常消耗比较器和减法器、译码延时长、译码器的复杂度高、不利于硬件实现的问题。