基于FPGA的ATE测试向量编译加速方法及ATE系统

摘要

本发明提出了一种基于FPGA的ATE测试向量编译加速方法及ATE系统，编译加速方法包括：根据预设的测试机指令和基本波形编写Pattern程序文件；构建波形周期表、边沿时刻表、边沿格式表、微指令表；将Pattern程序文件下载到加速FPGA中。加速FPGA并行查表并记录表格地址，将Pattern程序文件编译成测试机可识别的可执行向量。本发明将Pattern程序编译的执行过程转移到加速FPGA中，实现用户程序的快速编译。相较于传统的借助主控板CPU来执行测试程序编译，本发明的编译加速方案，不仅可以对单条测试向量中的多字段进行并行编译，而且可以同时对多条测试向量并行编译，极大提升测试向量的编译速度，大大缩短了芯片测试的调测时间。