基于ATE的百万门级FPGA测试方法的研究

摘要

FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，因其丰富的内部资源以及应用上的灵活性，深受研发及应用工程师的喜爱，得到十分迅速的发展，已广泛应用于许多领域。国内已经出现了自主研发的百万门级 FPGA芯片，其测试技术也得到了广泛的重视和研究。对于 FPGA制造商而言，对芯片的批量测试需要借助于自动化测试设备（ATE：Automatic Test Equipment），泰瑞达公司的J750大规模集成电路测试系统是目前国内应用最广泛的测试系统之一，因此基于J750的FPGA测试系统的程序开发具有很强的可移植性，便于推广，有着实际的应用价值。本文就是以J750为测试开发平台，以成都华微电子科技有限公司自主研制的百万门级FPGA芯片做为研究模型，对其测试方法进行研究。
　　本论文的主要工作内容如下：
　　首先对FPGA器件在国内外的研究状况进行了讨论，分析了未来FPGA的发展趋势，指出为本文所要研究的方向及讨论内容。
　　其次就本论文所研究器件的框架及内部结构做了详细的分析。主要包括可编程逻辑单元（CLB）、可编程输入输出单元（IOB）、块状SelectRAM、数字时钟管理器（DCM）、乘法器、内部互联线以及器件的配置方式。这部分的研究为本论文后面的研究工作指出了方向。
　　再次，本论文在研究器件结构的基础上，对相关的故障模型逐个做了分析，对一些测试理论进行了讨论性研究，主要包括穷举测试、路径扫描测试方法、存储器的测试方法、内建自测试测试（BIST）、边界扫描测试方法，单独讨论了FPGA内部互联线的故障模型和测试方法。这部分理论为本论文之后的讨论提供了重要的理论依据。
　　最后以百万门级FPGA芯片为研究对象，以J750测试平台为条件，讨论了具体的测试方法和实现过程。根据测试平台的特点，利用研究对象的结构和测试理论相结合的方法，研究出具体实现对百万门级 FPGA的实际有效的测试方法，从降低测试成本的要求出发，对其主要的组成单元进行了高覆盖率测试，可以达到制造商对于筛选测试的要求，并且具有很强的可移植性。本论文的研究结果最终以J750测试平台的测试程序为表现形式。
　　由于条件的限制，本论文对器件的一些结构测试还存在缺陷，主要包括对数字时钟管理器的测试，由于测试平台条件的限制，测试时只能做到功能测试，对于较高的频率测试要求没能达到；还有对本地互联线资源的故障模型还未能找到一种很好的解决方案，用以实现简单有效的测试。这些问题有待今后继续研究。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 FPGA器件目前研究概况

1.2本课题研究方向

1.3研究内容和技术途径

第二章 该型号百万门级FPGA结构及特点

2.1该型号百万门级FPGA主要结构介绍

2.2 CLB 可编程逻辑模块

2.3 IOB 可编程输入输出模块

2.4 块状SelectRAM

2.5 DCM 数字时钟管理器

2.6乘法器

2.7内部互联线结构

2.8该型号FPGA的配置

2.9本章小结

第三章 FPGA测试理论分析

3.1穷举测试

3.2路径扫描测试

3.3存储器测试

3.4内建自测试BIST

3.5边界扫描测试

3.6内部互联线的故障模型

3.7本章小结

第四章 该型号FPGA测试方法研究

4.2 CLB模块的功能测试

4.3 BRAM模块功能测试

4.4乘法器模块功能测试

4.5 IOB的测试

4.6内部互联线的测试

4.7本章小结

第五章 ATE实现过程及结果

5.1测试机台简介

5.2测试实现过程

5.3本章小结

第六章 结 论

6.1本文的主要贡献

6.2展望

致谢

参考文献