基于ISERDES串接链的分相时钟TDC及测量方法

摘要

本发明涉及时间测量领域，尤其涉及一种基于ISERDES串接链的分相时钟TDC及测量方法，通过技术手段串接多个FPGA内部的ISERDES核，实现对输入信号的多次测量，实现提高时间测量精度的目的，在K7 FPGA中对该TDC进行了性能测试，结果表明其时间测量精度好于40 ps RMS，死时间小于20 ns。