节省乘法器数量的5G高速信号并行滤波方法、系统及装置

摘要

本发明提供一种节省乘法器数量的5G高速信号并行滤波方法、系统及装置，其中，滤波方法包括：设高速信号采样数据率和FPGA工作频率的倍数关系设为N，将N表达为N=X2^α2,X≥1,α2≥0，如α2≥设定值，则对高速信号中并行的每一路进行双相滤波处理和复数滤波处理，否则对高速信号中并行的每一路进行多通道分解；双相滤波处理和复数滤波处理均包括：在输入侧增设一加法器，在输出侧增设一减法器，通过加法器进行两路相加滤波后，再通过减法器减去其它两路的输出；通过多级延时、加减法操作后，输出滤波结果。本发明在输入侧增设加法器，在输出侧增设减法器的方式，节省了子滤波器。同时，还利用多通道技术进一步节约乘法器数量。