首页> 中国专利> 用于降低错误性能的级联Spinal码构建方法

用于降低错误性能的级联Spinal码构建方法

摘要

本发明公开了一种用于降低错误性能的级联Spinal码构建方法,主要解决现有技术由于码的错误性能高导致系统传输可靠性差的问题。其实现方案为:1.根据突发错误纠正能力B选择纠错能力强的BCH码作为外码;2.根据所选外码编码方案中的外码参数和原始Spinal码参数,确定外码信息比特;3.根据编码外码信息比特y生成分段校验序列p;4.合并原始信息比特m和分段校验序列p,生成级联Spinal码的输入序列;5.执行级联Spinal编码生成信道输入符号。本发明降低了Spinal码信息序列尾部比特的错误概率和Spinal码的错误性能,进而提高通信系统的传输可靠性,可用于蜂窝通信、卫星通信和物联网系统。

著录项

  • 公开/公告号CN108809518B

    专利类型发明专利

  • 公开/公告日2021-07-06

    原文格式PDF

  • 申请/专利权人 西安电子科技大学;

    申请/专利号CN201810593954.6

  • 发明设计人 李颖;马锦涛;胡杨;

    申请日2018-06-11

  • 分类号H04L1/00(20060101);

  • 代理机构61205 陕西电子工业专利中心;

  • 代理人王品华;朱红星

  • 地址 710071 陕西省西安市雁塔区太白南路2号

  • 入库时间 2022-08-23 12:05:25

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号