公开/公告号CN107038125B
专利类型发明专利
公开/公告日2020-11-24
原文格式PDF
申请/专利权人 上海兆芯集成电路有限公司;
申请/专利号CN201710278117.X
申请日2017-04-25
分类号G06F12/0862(20160101);G06F9/38(20060101);
代理机构11105 北京市柳沈律师事务所;
代理人钱大勇
地址 201203 上海市张江高科技园区金科路2537号301室
入库时间 2022-08-23 11:22:28
机译: 在同一时钟周期内向高速缓存和外部存储器控制器发出存储请求的流水线微处理器(在同一时钟周期内向高速缓存和外部存储器控制器发出存储请求的流水线微处理器)
机译: 具有(加速器的)选择性数据存储器的处理器可操作为受害者高速缓存数据存储器或加速器存储器,并且在较低级别的高速缓存中具有受害者高速缓存标签,其中当所述数据存储器处于第一模式和所述高速缓存时,被驱逐的高速缓存行存储在所述数据存储器中当所述数据存储器处于第二模式时,将行存储在系统存储器中而不是数据存储器中
机译: 多处理器系统具有高速缓存一致的最小化逻辑,以响应于相应处理器的存储器访问请求而生成用于下一级高速缓存存储器和共享存储单元的直接存储器访问请求