一种基于FPGA的64位异步乘法器

摘要

本发明公开了一种基于FPGA的64位异步乘法器，该64位异步乘法器包括8*64位乘法器，选择器MUX0，选择器MUX1，选择器MUX2，压缩器，计数器Count0，计数器Count1，计数器Count2，若干寄存器，超前进位加法器CLA，以及控制单元，其中，控制单元，采用Click异步控制器组成的流水线，通过异步控制器的握手通讯来分析握手信号，并顺序产生四组触发信号；选择器MUX0、选择器MUX1、选择器MUX2、压缩器、计数器Count0、计数器Count1、计数器Count2、若干寄存器、超前进位加法器CLA根据四组触发信号进行相应的数据传递、压缩、累加运算、输出等处理。本发明计算速度更快，能耗更低。