提交高速缓存行的方法和指令高速缓存

摘要

提供一种提交高速缓存行的方法和指令高速缓存，用于从处理器的响应缓冲器阵列向icache阵列提交高速缓存行的方法包括：在连续的时钟周期期间，向icache阵列和响应缓冲器阵列提供循序地址；在第一时钟周期期间，检测命中响应缓冲器阵列的第一地址；在第一时钟周期之后的第二时钟周期期间，进行第一零时钟提交以从响应缓冲器阵列向icache阵列写入第一高速缓存行；以及在第二时钟周期期间，使作为循序地址其中之一的第二地址旁路。在随后的周期中第二地址可能命中响应缓冲器阵列的假设下，使第二地址旁路。如果第二地址未命中响应缓冲器阵列，则以轻微的罚时重新执行被旁路的地址，其中零时钟提交节省的时间超过该罚时。