一种保持分频时钟相位一致的方法及分频电路

摘要

本发明公开了一种保持分频时钟相位一致的方法及分频电路，包括：将第一分频器的最后一级寄存器的D输入端与第二分频器的最后一级寄存器的D输入端连通；所述第一分频器位于固化模块的外部，所述第二分频器位于所述固化模块的内部；通过所述第一分频器和所述第二分频器对源时钟信号分别进行分频，在所述第一分频器的最后一级寄存器的Q输出端输出第一分频信号，在所述第二分频器的最后一级寄存器的Q输出端输出第二分频信号；其中，所述第一分频信号与所述第二分频信号的相位一致。