一种用于智能卡仿真调试系统的硬件断点电路

摘要

一种用于智能卡仿真调试系统的硬件断点电路，涉及智能卡仿真调试技术领域。本发明包括存储断点信息的存储器、总线选择电路、断点读取信号生成电路及断点输出信号产生电路。仿真CPU的总线与总线选择电路的输入端连接，与仿真CPU总线对应的控制信号分别连接到总线选择电路的控制端和断点输出信号产生电路的输入端。断点读取信号生成电路和总线选择电路的输出分别与存储器的控制端和输入端相连，存储器的输出端连接断点输出信号产生电路，由断点输出信号产生电路将断点信息输出。使用本发明可以实现硬件断点不再受仿真CPU的制约，并可实现任意地址的用户程序和数据读写的硬件断点。