用于在寄存器重定时之后探测信号的方法和装置

摘要

一种电路设计可以具有寄存器和组合门。电路设计计算设备可以在电路设计中执行寄存器重定时，藉此，寄存器移动跨越各组合门。可以记录与寄存器移动有关的信息，并创建修改的电路设计。电路设计计算设备可以在集成电路中实施电路设计。逻辑分析器可以用于实时并高速地调试在集成电路中实施的电路设计。为促进调试过程，电路设计计算设备可以基于在寄存器重定时期间记录的信息来增加集成电路和/或补偿寄存器重定时。