一种支持处理器的功率操作模式的高速缓存存储器

摘要

本发明公开了一种用于支持低功率操作模式的高速缓存存储器的方法、装置和系统。在一个实施例中，提供了一种具有处理器的系统，该处理器产生对于高速缓存存储器的高速缓存行的请求；所述系统还包括具有多个m路的高速缓存存储器，该高速缓存存储器被耦合到所述的处理器上以接收所述的请求，并且所述的高速缓存存储器允许所述多个路中的n路存储至少一个脏行，其中n小于m，并且所述的高速缓存存储器禁止在所述的多个路中剩余的(m-n)路中存储脏行。在另一个实施例中，高速缓存存储器可以对不允许存储脏行的路断电，以支持低功率操作模式。