液晶显示驱动芯片中静态存储器的控制电路设计方法

摘要

本发明公开了一种液晶显示驱动芯片中静态存储器的控制电路设计方法，用于液晶显示驱动芯片中单口SRAM的访问时序冲突解决。以行扫描时钟CL1和MPU系统时钟SYS_CLK为基本时钟，每个基本时钟产生两个操作区，并在每一个操作区都生成访存控制信号，因此任一个操作区内都能完成一次访存操作。行扫描操作与MPU读写操作不发生时序冲突时，各自在第一个操作区内完成所有操作；发生时序冲突时，先到操作命令继续使用自身的第一个操作区内的控制信号完成其操作，后到操作命令则使用先到操作命令的第二个操作区内的控制信号完成其操作。发生时序冲突时行扫描操作与MPU读写操作都能在MPU系统时钟的一个周期内完成。与现有技术相比电路简单，并且降低了芯片功耗。