用于奇数比并行数据总线的串行化器和解串器

摘要

公开了用于奇数比并行数据总线的串行化器和解串器。在一个实施例中，以奇数个并行数据比特操作的串行化器和解串器在半速率时钟下工作来以全时钟速率提供串行数据流。通过提供半速率时钟，在纳入该串行化器的集成电路上节省了功率和面积。另外，通过提供7:1串行化器，总线现在与MIPI C‑PHY标准兼容。