首页> 中国专利> 一种提升高性能集成电路产出的速度分级优化结构及方法

一种提升高性能集成电路产出的速度分级优化结构及方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

一种提升高性能集成电路产出的速度分级优化结构及方法，该结构内嵌在集成电路中，其特征在于：集成电路芯片包含N条关键路径，关键路径A、关键路径B、……及关键路径N，它们共同构成一个关键路径集合{A,B...N}，这N条路径的时延决定了集成电路的速度等级。所采用的方法为：1、选择关键路径；2、集成电路速度分级优化结构的插入；3、在频率分界F

著录项

公开/公告号CN106326535B

专利类型发明专利
公开/公告日2019-08-06

原文格式PDF
申请/专利权人北京航空航天大学;
展开▼

申请/专利号CN201610675912.8
发明设计人王晓晓;张东嵘;苏东林;谢树果;
展开▼

申请日2016-08-16
分类号
代理机构北京慧泉知识产权代理有限公司;
代理人王顺荣
地址 100191 北京市海淀区学院路37号
入库时间 2022-08-23 10:38:00

法律信息

法律状态公告日

法律状态信息

法律状态
2019-08-06

授权

授权
2017-02-08

实质审查的生效 IPC(主分类):G06F17/50 申请日:20160816

实质审查的生效
2017-02-08

实质审查的生效 IPC(主分类):G06F 17/50 申请日:20160816

实质审查的生效
2017-01-11

公开

公开
2017-01-11

公开

公开

相似文献

专利
中文文献
外文文献

1. 一种提升高性能集成电路产出的速度分级优化结构及方法 [P] . 中国专利： CN106326535B . 2019.08.06
2. 一种提升高性能集成电路产出的速度分级优化结构及方法 [P] . 中国专利： CN106326535A . 2017-01-11
3. A method for the production of integrated circuits with uniform silicide blocking layers and thus integrated circuits produced [P] . 德国专利： DE10321457A1 . 2003-11-27

机译：一种具有均匀硅化物阻挡层的集成电路的生产方法，由此生产出集成电路
4. Method of optimizing high performance CMOS integrated circuit designs for power consumption and speed [P] . 美国专利： US6687888B2 . 2004-02-03

机译：针对功耗和速度优化高性能CMOS集成电路设计的方法
5. Method of optimizing high performance CMOS integrated circuit designs for power consumption and speed through genetic optimization [P] . 美国专利： US6711720B2 . 2004-03-23

机译：通过遗传优化为功耗和速度优化高性能CMOS集成电路设计的方法