一种可在芯片与外部设备之间实现高速连接的系统及方法

摘要

本发明公开了一种可在芯片与外部设备之间实现高速通信的系统和方法。所述系统和方法中包括：一个锁相环路(PLL)，它带有可被数字化地控制的多个相位输出配置，一个校正锁相环路，它用于将控制器电路的时钟与接口电路对齐，一个相位内插电压控制延迟线，它用于对输入信号进行相移处理。采用模拟设计的相位内插可精确地定位高速接口所需的时钟和选通信号。所述高速接口用于发送或接收来自外部设备的信号，例如一个DDR DRAM。