一种支持4375点和3780点FFT/IFFT的处理器

摘要

本发明涉及一种实现4375点和3780点FFT/IFFT变换的方法与并行高性能处理器。在FFT/IFFT变换的第一层采用素因子算法分解4375点和3780点，完全消除了第一级间的旋转因子。底层用相同的WFTA算法，完成4375点需要的5点、7点DFT计算，以及3780点需要的3点、4点、5点、7点DFT计算。设计了配套的二维存储器阵列，以及映射关系完全没有冲突的地址生成单元，保证了各级运算过程中，数据能够以较高的并行度被读取，并严格遵循同址寻址方式被写回。本发明能够使得处理器用同样的硬件资源，支持2种不同素数点长度的FFT/IFFT变换，并获得高数据吞吐率，提高DTMB接收系统的性能。