一种基于忆阻器与MOS管的异或门逻辑电路及其实现方法

摘要

本发明涉及一种基于忆阻器与MOS管的异或门逻辑电路，包括第一忆阻器M1与第二忆阻器M2，第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接，第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接；还包括第一NMOS管N1与第二NMOS管N2，第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout，第一NMOS管N1的源极与第二NMOS管N2的源极互相连接且接地；本发明还涉及一种基于忆阻器与MOS管的异或门逻辑电路的实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。