机译:一种新型的垂直MOSFET'垂直逻辑电路(VLC)MOSFET',可抑制不对称特性并实现超紧凑且坚固的逻辑电路
Center for Interdisciplinary Research, Tohoku University, JST-CREST, Aramaki aza Aoba 6-3, Aoba-ku, Sendai 980-8578, Japan;
rnCenter for Interdisciplinary Research, Tohoku University, JST-CREST, Aramaki aza Aoba 6-3, Aoba-ku, Sendai 980-8578, Japan;
pillar; MOSFET; vertical; back-bias effect; asymmetric characteristics;
机译:使用InGaAs-n / Ge-p超薄体MOSFET评估单片3-D逻辑电路和6T SRAM
机译:使用包含三栅极单电子晶体管(TG-SET)和MOSFET的混合电路的多值逻辑电路
机译:具有单层和很少层过渡金属二硫属化物MOSFET的单片3-D逻辑电路和SRAM单元的性能和稳定性基准
机译:新型垂直MOSFET“垂直逻辑电路(VLC)MOSFET”抑制非对称特性并实现了超紧凑且坚固的逻辑电路
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:使用双层门绝缘子在GaN-on-Si垂直沟槽MOSFET中:对性能和可靠性的影响
机译:CmOs兼容的垂直mOsFET和逻辑门,具有降低的寄生电容。