一种应用于分数分频锁相环的低杂散线性化电路结构

摘要

本发明公开了一种应用于分数分频锁相环的低杂散线性化电路结构，包括：第一鉴频鉴相器、第一电荷泵、环路滤波器、压控振荡器、分频器、第二鉴频鉴相器和第二电荷泵；第二鉴频鉴相器的输出端连接第二电荷泵的输入端，第二鉴频鉴相器根据获取的两路参考信号产生具有相位差的UP3信号和DN2信号用于控制第二电荷泵产生第二偏置电流；环路滤波器的输入端分别连接第一电荷泵的输出端和第二电荷泵的输出端，第一偏置电流和第二偏置电流合路形成环路滤波器的输入电流，环路滤波器的输出端连接压控振荡器的输入端用于根据输入电流向压控振荡器输入电压信号。本发明不仅能消除由于PFD/CP的非线性性引起的噪声混叠效应，改善带内噪声，而且不会恶化参考杂散。