在高速通信链路的训练期间减小电源噪声的方法和系统

摘要

用于在高速通信链路的训练期间减小平台的电源噪声的方法和系统，在本发明的一个实施例中，设备具有针对一个或者多个通信链路中的每一个通信链路交错比特锁模式的逻辑单元和针对一个或者多个通信链路中的每一个通信链路加扰训练序列的逻辑单元。这样做可以去除反噪声电路的需求，进而减小设备的硅的区域和功率。进一步，通过在物理层使得逻辑单元促进通信链路的训练，消除了为了偏移谐振频率而重新设计设备的包的需求。