集成电路及在集成电路中建立扫描测试架构的方法

摘要

本发明揭露一种集成电路及在集成电路中建立扫描测试架构的方法。集成电路包含多个电路模块。每一电路模块包含时钟控制单元、第一管线单元、串行压缩扫描电路与第二管线单元。时钟控制单元根据测试时钟产生第一扫描时钟。第一管线单元根据第一扫描时钟将测试输入信号转换成第一数据。串行压缩扫描电路根据第一数据和测试时钟而产生第二数据。第二管线单元根据扫描时钟将第二数据转换成测试输出信号。上述电路模块中每一者的第一扫描时钟独立于其他电路模块的第一扫描时钟，从而可降低时序分析与调整的困难度和成本。