FinFET器件的源极区和漏极区中的位错形成

摘要

本发明提供了在finFET器件的源极区和漏极区内形成位错的机制的实施例。该机制包括使鳍凹进以及去除隔离结构中的邻近鳍的介电材料以增大用于形成位错的外延区域。该机制还包括在凹进的源极区和漏极区内进行外延生长之前或之后，执行预非晶化注入(PAI)工艺。PAI工艺之后的退火工艺能够在源极区和漏极区内生长一致的位错。可一致地形成源极区和漏极区(或应力源区域)内的位错以在源极区和漏极区内产生目标应变，从而提高NMOS器件的载流子迁移率和器件性能。