进位保留加法器的求和路径电路及进位保留加法器

摘要

本发明提供一种进位保留加法器的求和路径电路及进位保留加法器，所述进位保留加法器的求和路径电路包括：异或信号生成电路、同或信号生成电路以及传输门选择电路，其中，异或信号生成电路和同或信号生成电路同步产生第一输入信号和第二输入信号的异或信号与同或信号，所述传输门选择电路用于根据所述同或信号、所述异或信号以及第三输入信号生成和输出信号。本发明通过异或信号生成电路和同或信号生成电路实现同步输出第一输入信号和第二输入信号的异或信号和第一输入信号和第二输入信号的同或信号，以使得输入信号上升沿与下降沿到输出延时均衡且延时小，以利于华莱士树的构建。