基于FPGA的速度自适应检测装置

摘要

本发明公开了一种基于FPGA的速度自适应检测装置，它至少包括晶振电路、编码器接口及调理电路、FPGA芯片和微处理器；FPGA芯片至少包括四倍频单元、分频器、延时单元、计数器、零速度检测单元、锁存器A、自适应控制器、锁存器B和总线接口单元；分频器对四倍频单元输出的四倍频信号Mul进行2