一种大电流低正向压降碳化硅肖特基二极管芯片

摘要

本实用新型公开了一种大电流低正向压降碳化硅肖特基二极管芯片，包括由下至上依次设置的背面阴极接触层、衬底、下漂移层及上漂移层；上漂移层上方设有肖特基金属接触层及位于肖特基金属接触层外围的钝化环，上漂移层上端设有至少一个有源掺杂区以及位于有源掺杂区一侧的结终端扩展区；正面阳极金属层与钝化环的上方设有用于给芯片提供物理保护的聚酰亚胺环；聚酰亚胺环包括内环和外环，内环外环之间通过若干个连接点连接；内环包括位于正面阳极金属层上方的第一部分以及位于钝化环上方的与第一部分一体而成的第二部分；外环位于钝化环上方且其外沿与钝化层外沿一致。本实用新型肖特基势垒高度的连续变化变为可能。这样，可以通过优化漂移层的掺杂浓度找到一个合适的肖特基势垒高度，从而降低碳化硅肖特基二极管的开启电压，在降低正向压降的同时可以兼顾器件的反向漏电流。

说明书

技术领域

本实用新型涉及一种大电流低正向压降碳化硅肖特基二极管芯片。

背景技术

随着电力电子技术的的迅速发展,肖特基二极管(SBD)和PiN二极管为主的传统二极管己无法满足高频、大功率、低功耗的市场需求,前者击穿电压低、反向漏电大,而后者高频特性较差。由此结势垒肖特基二极管(JBS)应运而生,该结构将SBD结构和PiN结构巧妙地结合在一起,具有高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力。被广泛应用于开关电源(SMPS)、功率因数校正(PFC)、变压器次级以及漏电保护(RCD)等电路中,具有巨大的应用价值和广阔的市场前景。正向压降是指在规定的正向电流下，二极管的正向电压降，是二极管能够导通的正向最低电压。目前降低正向压降的方式一般是增大芯片面积，但这样晶圆出片数会减少，并且这种方式虽然降低了正向压降，却也增大了反向漏电流。另外，目前在框架工序、划片工序中为避免这些工序操作伤到芯片，采用聚酰亚胺膜以作保护，但二极管芯片结构上的要求使得聚酰亚胺膜不能全部覆盖钝化层，这使得部分区域成为保护空白区。

实用新型内容

本实用新型的目的在于，克服现有技术中存在的缺陷，提供一种大电流低正向压降碳化硅肖特基二极管芯片，将环状聚酰亚胺膜设置为最终留下的内环和最终去除但初始保留以作表面全面积保护的外环的分体设置，能够避免保护区域有未保护到的空白区域。

为实现上述目的，本实用新型的技术方案是设计一种大电流低正向压降碳化硅肖特基二极管芯片，包括由下至上依次设置的背面阴极接触层、衬底、下漂移层及上漂移层；

上漂移层上方设有肖特基金属接触层及位于肖特基金属接触层外围的钝化环，上漂移层上端设有至少一个有源掺杂区以及位于有源掺杂区一侧的结终端扩展区；

肖特基金属接触层与钝化环的上方设有正面阳极金属层，正面阳极金属层其沿芯片芯面方向的两端与钝化层的最外沿设有间距；

正面阳极金属层与钝化环的上方设有用于给芯片提供物理保护的聚酰亚胺环；

聚酰亚胺环包括内环和外环，内环外环之间通过若干个连接点连接；内环包括位于正面阳极金属层上方的第一部分以及位于钝化环上方的与第一部分一体而成的第二部分；外环位于钝化环上方且其外沿与钝化层外沿一致。上下两层漂移层的设置如果再配合两层漂移层不同掺杂浓度的设置可以做到优化漂移层的掺杂浓度找到一个合适的肖特基势垒高度，从而降低碳化硅肖特基二极管的开启电压，在降低正向压降的同时可以兼顾器件的反向漏电流。将环状聚酰亚胺膜设置为最终留下的内环和最终去除但初始保留以作表面全面积保护的外环的分体设置，能够避免保护区域有未保护到的空白区域。并且内环与外环之间通过断续的连接点连接，使得在后续各工序中起到全面保护芯片，但在最终制成后通过外力可以轻松去除外环，而保证芯片的结构。

进一步的技术方案是，肖特基金属接触层为铂金属接触层；所述上漂移层的掺杂浓度高于下漂移层的掺杂浓度。使用铂在大电流下可产生大注入效应，实现大电流下低正向压降。

进一步的技术方案是，上漂移层的厚度小于下漂移层的厚度。

进一步的技术方案为，有源掺杂区设有若干个且相邻有源掺杂区之间设有间距。

进一步的技术方案为，钝化层的上端面高出肖特基金属接触层的上端面；所述连接点采用聚酰亚胺材质制成。连接点是在内环、外环分别涂覆完成后，在内环与外环的交界处涂覆而成的。

进一步的技术方案为，有源掺杂区包括一个宽度上大于其他有源掺杂区的长有源掺杂区且此长有源掺杂区紧邻结终端扩展区设置。长有源掺杂区紧邻结终端扩展区设置以作为溅射形成肖特基金属接触层的一个基底。

进一步的技术方案为，长有源掺杂区一部分位于肖特基金属接触层下方，另一部分位于钝化层下方；结终端扩展区位于钝化层下方。

本实用新型的优点和有益效果在于：肖特基势垒高度连续变化,通过上下漂移层不同的掺杂浓度形成适宜的肖特基势垒高度，因此降低了开启电压，既降低正向压降，还兼顾反向漏电流。由于环状聚酰亚胺膜是用于给芯片提供物理保护，其可以为后续的键合工序、划片工序等提供芯片的表面保护，所以将其设置为最终留下的内环和最终去除但初始保留以作表面全面积保护的外环的分体设置。

能够避免保护区域有未保护到的空白区域。

内环与外环之间通过断续的连接点连接，使得在后续各工序中起到全面保护芯片，但在最终制成后通过外力可以轻松去除外环，而保证芯片的结构。

长有源掺杂区紧邻结终端扩展区设置以作为溅射形成肖特基金属接触层的一个基底。

附图说明

图1是本实用新型一种大电流低正向压降碳化硅肖特基二极管芯片的半成品示意图；

图2是图1的成品示意图；

图3是图2中聚酰亚胺环其内环部分的俯视图；

图4是图2中聚酰亚胺环其内环部分的放大示意图。

图中：1、背面阴极接触层；2、衬底；3、下漂移层；4、上漂移层；5、肖特基金属接触层；6、钝化环；7、有源掺杂区；8、结终端扩展区；9、正面阳极金属层；10、聚酰亚胺环；11、连接点；12、内环；13、外环；14、第一部分；15、第二部分；16、长有源掺杂区。

具体实施方式

下面结合附图和实施例，对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

如图1至图4所示，本实用新型是一种大电流低正向压降碳化硅肖特基二极管芯片，包括由下至上依次设置的背面阴极接触层1、衬底2、下漂移层3及上漂移层4；上漂移层4上方设有肖特基金属接触层5及位于肖特基金属接触层5外围的钝化环6，上漂移层4上端设有至少一个有源掺杂区7以及位于有源掺杂区7一侧的结终端扩展区8；肖特基金属接触层5与钝化环6的上方设有正面阳极金属层9，正面阳极金属层9其沿芯片芯面方向的两端与钝化层的最外沿设有间距；正面阳极金属层9与钝化环6的上方设有用于给芯片提供物理保护的聚酰亚胺环10；聚酰亚胺环10包括内环12和外环13，内环12外环13之间通过若干个连接点11连接；内环12包括位于正面阳极金属层9上方的第一部分14以及位于钝化环6上方的与第一部分14一体而成的第二部分15；外环13位于钝化环6上方且其外沿与钝化层外沿一致。肖特基金属接触层5为铂金属接触层；所述上漂移层4的掺杂浓度高于下漂移层3的掺杂浓度。上漂移层4的厚度小于下漂移层3的厚度。有源掺杂区7设有若干个且相邻有源掺杂区7之间设有间距。钝化层的上端面高出肖特基金属接触层5的上端面；所述连接点11采用聚酰亚胺材质制成。有源掺杂区7包括一个宽度上大于其他有源掺杂区7的长有源掺杂区16且此长有源掺杂区16紧邻结终端扩展区8设置。长有源掺杂区16一部分位于肖特基金属接触层5下方，另一部分位于钝化层下方；结终端扩展区8位于钝化层下方。

制备工艺如下：在衬底2上生长下漂移层3和上漂移层4，在上漂移层4上制作注入掩膜后通过离子注入形成有源掺杂区7，然后去除前述注入掩膜，在上漂移层4上制作又一注入掩膜后通过离子注入形成结终端扩展区8后去除此注入掩膜，在上漂移层4上淀积钝化层，后刻蚀钝化层中部以去除肖特基金属接触层5上方的钝化层以形成钝化环6；在钝化环6的环内也即上漂移层4的端面上溅射肖特基金属铂；然后退火，退火后去除表面未反应的金属铂，淀积金属，形成正面阳极金属层9；涂覆聚酰亚胺环10的内环12和外环13，再涂覆连接点11，制得本大电流低正向压降碳化硅肖特基二极管芯片。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。