一种多路非交叠时钟信号产生电路

摘要

本实用新型公开了一种多路非交叠时钟信号产生电路，涉及数模混合开关电容技术领域，解决了现有延时设计在产生三路或以上的非交叠信号时，存在设计较为复杂，匹配要求高等的技术问题。本实用新型包括第一逻辑门电路、第二逻辑门电路、第三逻辑门电路、第四逻辑门电路以及第五逻辑门电路，第一逻辑门电路、第二逻辑门电路、第三逻辑门电路、第四逻辑门电路以及第五逻辑门电路均通过第一反相器inv1连接一时钟输入信号clk。本实用新型能够以最小的代价产生具有严格意义上的多路非交叠时钟电路，电路设计简单，功耗小，而且能有效节约电路板的面积。