状态保留电路中状态完整性的检验

摘要

涉及状态保留电路中状态完整性的检验。数据处理设备包括执行数据处理操作的数据处理电路。多个状态保留电路形成数据处理电路的一部分，这些电路在数据处理电路进入低功率模式时保持数据处理电路的各节点处的各状态值。一条或多条扫描路径将多个状态保留电路串联连接在一起，使得状态值能被扫描进各节点和从各节点扫描出。多个奇偶信息生成元件耦合到扫描路径并生成奇偶信息，奇偶校验信息指示由状态保留电路在各节点处保持的各状态值。多个奇偶信息生成元件布置来提供一条或多条奇偶路径，使得如果各状态值中的一个状态值改变则在奇偶路径的输出处生成的输出奇偶值将翻转，从而提供对于状态保留电路所保持的状态值的完整性的外部指示。