一种集成电路版图验证中矩形包含规则的验证方法

摘要

本发明公布了一种集成电路版图验证中矩形包含规则的验证方法(以下简称验证方法)，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明提出了“边对区间”的概念，首先将图形分为多个边对区间，利用边对区间限定图形包含矩形的位置范围；然后利用边对区间的位置关系，不断地更新和调整已有边对区间矩形包含的位置范围，如果找到一个边对区间满足矩形包含规则，则图形满足矩形包含规则。在集成电路版图验证中利用本方法，可以大幅地改善矩形包含规则验证的效率，扩大可验证版图的规模。