一种输出兼容HCSL时钟和LVDS时钟的装置

摘要

本申请公开了一种输出兼容HCSL时钟和LVDS时钟的装置，该装置包括：源端电路、终端输出电路、源端开关模块、终端开关模块以及开关控制模块。源端电路的输出端连接终端输出电路，源端开关模块嵌入在源端电路中，终端开关模块嵌入在终端输出电路中，开关控制模块分别与源端开关模块和终端开关模块通信连接。通过本申请，在主机端输入HCSL时钟信号的情况下，通过控制电路对信号电路的切换，能够兼容终端设备HCSL或LVDS任意一种电平接口，从而实现两种时钟信号的兼容，解决主机端和终端设备电平匹配困难的问题。