芯片扫描链测试模式切换电路

摘要

本实用新型提供了一种芯片扫描链测试模式切换电路，包括：边界扫描测试接口，所述边界扫描测试接口的第一端为测试数据输出端，所述边界扫描测试接口的第二端为测试数据输入端，所述边界扫描测试接口的第三端为测试复位端，所述边界扫描测试接口的第四端为测试模式选择端，所述边界扫描测试接口的第五端为测试时钟端。本实用新型所提供的芯片扫描链测试模式切换电路，通过配置指令寄存器和数据寄存器进入扫描链测试模式，提高了芯片的安全性，在不增加芯片端口的情况下，通过配置数据寄存器实现扫描链由多链模式切换为单链模式，增加了扫描链测试模式的进入难度，防止了黑客通过扫描链攻击芯片，节省了芯片在调试时所需的端口资源。